課程概述

數(shù)字芯片前端設計實戰(zhàn)培訓課程

程簡介：

本課程以數(shù)字IC設計崗位為導向，以RTL編程實踐為核心,以數(shù)字邏輯方針和邏輯綜合為基礎(chǔ),及基于ARM的Soc設計實現(xiàn)為重點,培養(yǎng)滿足企業(yè)需求的數(shù)字IC前端設計工程師。

適合人群：

本課程適合本科及以上學歷，高等院校電子類相關(guān)專業(yè)的人群學習（如：電子信息、微電子、通訊、計算機等）；

課程安排：

線上直播課+線下項目實訓，上課時間為每周3次，每次2節(jié)課，24小時實時答疑；

項目實操：

項目名稱：SoC芯片系統(tǒng)級設計

模塊級項目：USB，CPU，MC，DMA，DDRC，12C, FLASH，SPI(選一)

項目類型：低功耗SoC芯片、商業(yè)級真實項目

項目工藝：28nm；

就業(yè)薪資（參考）：

平均薪資38W/年

初級工程師(25W - 60W)、中級工程師(45W - 80W)、高級工程師(60w - 100w)

就業(yè)介紹：

就業(yè)指導課+ 1對1就業(yè)服務 + 終身就業(yè)跟蹤，隨時提供就業(yè)服務。

1000余家企業(yè)招聘需求銜接、與大廠深度合作，定期為企業(yè)輸送IC人才！

◆ 本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習整個芯片的生成過程，強調(diào)實戰(zhàn)，實戰(zhàn)，還是實戰(zhàn)！

◆ 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！

◆ 贈送每個工具用到的流片廠工藝庫和技術(shù)文件。

◆ 企業(yè)化項目管理方案。

數(shù)字集成電路前端設計培訓班
1. Unix/Linux操作系統(tǒng)使用
2. 文本編輯器VIM
3. 數(shù)字電路技術(shù)基礎(chǔ)
4. 半導體電路和工藝基礎(chǔ)
5. 數(shù)字邏輯設計
6. 數(shù)字集成電路設計流程
7. Verilog HDL硬件描述語言和電路設計技術(shù)與技巧
8. 電路驗證技術(shù)以及Modelsim、VCS等驗證工具的使用
9. ASIC和SOC設計導論
10. FPGA設計和驗證初步
11.數(shù)字電路驗證
1)驗證平臺的建立
2）功能測試
12.設計綜合（synthesys）
13.掃描鏈生成
14.仿真測試
1）DFT
2)ATPG
15.靜態(tài)時序分析(STA)
16.項目實戰(zhàn)：
1）RTL coding
2)狀態(tài)機中斷處理
3）testbench 建立
4）Testcase創(chuàng)建
17.項目實戰(zhàn)二：
1）RTL coding
2)通訊數(shù)據(jù)協(xié)議E1
3)異步電路處理
4）算法
5）CPU控制
6）Testbench建立和testcase
7)綜合和DFT
8)STA
18.數(shù)字前端全流程設計工具
19.相關(guān)工藝庫文件IC技術(shù)
20. 邏輯綜合初步以及SYNOPSYS DC等綜合工具的使用
21. 可測性設計技術(shù)

重點講解數(shù)字電路設計的綜合技術(shù)的基本概念，綜合流程和工程經(jīng)驗，使學員掌握基于synopsys DC的綜合技巧。
內(nèi)容包括：
綜合機理的分析；組合電路和時序電路實現(xiàn)規(guī)則和實例分析；基于tcl綜合的流程,優(yōu)化處理和調(diào)試技術(shù)；綜合處理與后端流程的聯(lián)系；可綜合代碼技術(shù)；需深入研究的內(nèi)容；LPC 接口模塊綜合實驗
ASIC DFT技術(shù)
介紹可測試設計技術(shù)，使學員掌握基于Synopsys DFT 的可測性電路設計方法
內(nèi)容包括：
背景分析；組合電路和時序電路的測試；可測試設計；需深入研究的內(nèi)容；DFT compile 使用(基于TCL的可測試性設計流程)；LPC接口模塊DFT實驗
ASIC 靜態(tài)時序分析技術(shù)
介紹靜態(tài)時序分析技術(shù)；使學員掌握基于Synopsysy PrimeTime的靜態(tài)時序分析技術(shù)。
內(nèi)容包括：
背景分析；電路時序分析的基礎(chǔ)內(nèi)容；工具的使用；靜態(tài)時序分析模式選擇；注意事項及需深入研究的內(nèi)容；LPC接口模塊實驗
一致性驗證（Formal）技術(shù)介紹
介紹一致性驗證技術(shù)，使學員了解基于Synopsys Formality 的一致性驗證方法
內(nèi)容包括：
背景分析；工具的使用介紹
22.形式驗證技術(shù)。基于Formality的形式驗證方法、基于匹配策略的形式驗證技術(shù)、基于TCL的形式驗證過程。
23、功耗控制技術(shù)。基于PrimePower的功耗分析技術(shù)，基于Power Compiler的時鐘門控技術(shù)、基于數(shù)字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術(shù)的實現(xiàn)。

24、LAYOUT設計流程。基于ASTRO的芯片Layout技術(shù)及基于SPEF反標提取的PostLayout相關(guān)數(shù)字流程，包含在PostLayout中的網(wǎng)表提取、參數(shù)提取、形式驗證、靜態(tài)實現(xiàn)驗證、門級功能仿真、功耗分析，以及Layout驗證（DRC、LVS）等技巧。

25、UWB項目開發(fā)過程中的各種電路優(yōu)化手段。

26、UWB項目介紹。立項分析、實現(xiàn)方案的規(guī)劃。

27、VLSI系統(tǒng)的設計方法學。時序分析法、基于Snopsys EDA Tools Chain實現(xiàn)的完整ASIC設計流程、數(shù)字設計庫的介紹，分析、創(chuàng)建，及使用。

28、編碼及仿真技巧。編碼規(guī)范、RTL驗證仿真技術(shù)、門級仿真技術(shù)。

29、ASIC設計流程的高級話題。例如跨時鐘域信號的處理，同步撫慰電路設計及相關(guān)流程處理等設計技巧。
30. 項目設計實訓:
大型實訓項目一.Sigma-Delta小數(shù)分頻器設計、驗證與綜合

大型實訓項目二.DVI編碼器/解碼器設計、驗證與綜合

◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆ ◆

發(fā)展前景：

從“十一五”開始國家同時對“互聯(lián)網(wǎng)產(chǎn)業(yè)”和“半導體產(chǎn)業(yè)”開始布局，在政策大力推動下，國產(chǎn)芯片的發(fā)展在呈加速態(tài)勢，在IC設計過程中設計的復雜度也進一步加劇，需要用到的數(shù)字IC前端崗位的人數(shù)也越來越多。資深的IC設計工程師基本月薪就能拿到50K,所以對于IC行業(yè)科班出身或者想要轉(zhuǎn)行的在職人來前景都是很明朗的。

就業(yè)薪資（參考）：

平均薪資38W/年

初級工程師(25W - 60W)、中級工程師(45W - 80W)、高級工程師(60w - 100w)；

工作內(nèi)容：

數(shù)字IC設計工程師最主要做的兩件重要的事情是：RTL Coding、Bug Fix；

具體工作內(nèi)容：

1. 閱讀各種SPEC

2. 撰寫design spec

3.IP設計架構(gòu)

4. 編寫代碼，搭建設計環(huán)境

5. 創(chuàng)建test cases，進行功能仿真

6. debug調(diào)試能力

7. support